数字钟功能仿真报告

电子工程学院 集成电路0701班

杨婷

日期：2010年6月30日

- 1 -

功能仿真报告

在功能仿真中，已经实现了数字钟的正常计时、时间的调整和时间的复位： （1）、秒钟计时：秒钟可以顺利的由0依次递增计数到59，然后秒钟自动归零，重新循环上次计数； 1正常计时：

（2）、钟计时：分钟可以顺利的由0依次递增计数到59，然后分钟自动归零，重新循环上次计数；

（3）、时计时 就平钟可以顺利的由0依次递增计数到23.，时自动归零，重新循环上次计数；

2分频：

（1）、扫描频率：可以正常得到2Hz的频率；

（1）、秒钟频率：可以正常得到1Hz的频率进行秒钟的正常计时； （1）、扫描频率：可以正常得到1KHz的频率； 3译码：

可以对得到的时间进行正常的数码管显示。

4激励源代码：

`include”clock_top.v”

- 2 -

`timescale 10ns/10ns module clock_test;

reg clk,rst,mode,change,turn;

wire [7:0] odata0,odata1,odata2,odata3,odata4,odata5,odata6; wire alert,LD_alert,LD_hour,LD_min; always #1 clk = ~clk; clock_top

clock_top2(.clk(clk),.rst(rst),.mode(mode),.change(change),.turn(turn),.odata0(odata0),.odata1(odata1),.odata2(odata2),

.odata3(odata3),.odata4(odata4),.odata5(odata5),.odata6(odata6),.alert(alert),.LD_alert(LD_alert),

.LD_hour(LD_hour),.LD_min(LD_min)); initial begin

clk = 1'b0;mode= 2'b01; change= 1'b0;turn=1'b0; #200 mode=2'b10;change=1'b1;turn=1'b1; #200 mode =2'b11;change=1'b1;turn=1'b0; #1000000 $stop; end endmodule

- 3 -