2021年江西财经大学现代经济管理学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

机组成原理》科目期末试卷B（有答案）

一、选择题

1、某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是（ ）。

A.16位 B.32位 C.128位 D.256位

2、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用（ ）A.4 B.8 C.16 D.32

3、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。若有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（ ）。 A.001111100010 B.001110100010 C.010000010001 D.发生溢出

4、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）。 A.rlxr4 B.r2xr3 C.rlxr4 D.r2xr4

5、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（ ）。

A.循环冗余校验码 B.海明码 C.奇校验码 D.偶校验码 6、下列关于虚拟存储器的说法，错误的是（ ）。 A.虚拟存储器利用了局部性原理

B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度

C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度

D.段式虚拟存储器中，段具有逻辑性，易于实现程序的编译、管理和保护，也便于多道程序共享

7、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（ ）。

A.23 B.25 C.50 D.19

8、下列关于配备32位微处理器的计算机的说法中，正确的是（ ）。 该机器的通用寄存器一般为32位 Ⅱ.该机器的地址总线宽度为32位 Ⅲ.该机器能支持位操作系统

IV.一般来说，位微处理器的性能比32位微处理器的高 A.I、Ⅱ B.I、Ⅲ C.I、Ⅳ D.I、IⅡ、Ⅳ

9、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（ ）。 A.外存、主存、Cache、寄存器 B.外存、主存、寄存器、Cache C.外存、Cache、寄存器、主存 D.主存、Cache、寄存器、外存

10、系统总线中的数据线、地址线、控制线是根据（ ）来划分的。 A.总线所处的位置 B.总线的传输方向 C.总线传输的内容

D.总线的材料

11、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（ ）。

A.总线缓冲器 B.总线控制器 C.时钟发生器 D.以上器件都具备这种功能

12、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（ ）。

A.可以采用单总线结构数据通路 B.处理器时钟频率较低

C.在指令执行过程中控制信号不变 D.每条指令的CPI为1

13、某指令格式如下所示。

OP M I D 其中M为寻址方式，I为变址寄存器编号，D为形式地址。若采用先变址后间址的寻址方式，则操作数的有效地址是（）。

A.I+D B.（I）+D C. (（I）+D) D.（（I））+D

14、在DMA方式中，周期窃取是窃取总线占用权一个或者多个（ ）。 A.存取周期 B.指令周期 C.CPU周期 D.总线周期

15、中断屏蔽字的作用是（ ）。 A.暂停外设对主存的访问

B.暂停对某些中断源的处理 C.暂停对一切中断的处理 D.暂停CPU对主存的访问

二、填空题

16、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。 17、存储器的技术指标有存储容量、存取时间、________和________、

18、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache的子集。

19、不同的CRT显示标准所支持的最大________和________数目是不同的。

20、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。

21、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。 22、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。

23、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。 24、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据交换不经过CPU，而直接在内存和_______之间进行。

25、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。

三、名词解释题

26、段式管理：

27、猝发转输方式：

28、补码：

29、LCD：

四、简答题

30、在计算机中，CPU管理外围设备有几种方式？

31、什么是DMA方式？DMA的主要优点及适用场合？

32、什么是多重中断？实现多重中断的必要条件是什么？

33、什么是指令周期？指令周期是否有一个固定值？为什么？

五、计算题

34、设有一个K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。

35、设有一个1MB容量的存储器，字长为32位，问：

1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？ 2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？ 3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？

36、已知两个实数x=-68，y=-8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是32位寄存器。请问（要求用十六进制表示二进制序列）：

1）寄存器A和B中的内容分别是什么？

2）x和y相加后的结果存放在寄存器C中，寄存器C中的内容是什么？ 3）x和y相减后的结果存放在寄存器D中，寄存器D中的内容是什么？注：float型变量在计算机中都被表示成IEEE7单精度格式。

六、综合题

37、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理》地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之闸交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分的容如图3-50和图3-51所示，图中页框号及标记字段的内容为十六进制形式。 请回答下列问题：

1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框号（物人理页号）？

2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。

3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。

4）假定为该机配置一个4路组相连的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要求说明理由。

38、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。和基址寄存器Ra，均为16位。

1）若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？一次间接寻址的范围又是多少？

2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。

3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？

39、某机采用微程序控制方式，微指令字长为24位，采用水平型字段直接编码控制方式和断定方式。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。 1）控制存储器的容量应为多少？ 2）设计出微指令的具体格式。

参

一、选择题

1、B 2、B 3、D 4、B 5、A 6、B 7、D 8、C 9、A 10、C 11、C 12、A

13、C

14、A 15、B

二、填空题

16、存储原理 结构 性能 17、存储周期 存储器带宽

18、主存 L1级cache 19、分辨率 颜色 20、阶码 指 对阶 21、SCSI IEEE1394 22、RR RS

23、运算器 存储器 控制器

24、总线 I/O设备（或输入输出设备） 25、顺序寻址方式 跳跃寻址方式

三、名词解释题

26、段式管理：

一种虚拟存储器的管理方式，把虚拟存储空间分成段，段的长度可以任意设定，并可以放大或缩小。

27、猝发转输方式：

在一个总线周期内传输存储地址连续的多个数据字的总线传输方式。 28、补码：

带符号数据表示方法之一，正数的补码与原码相同，负数的补码是将二进制位按位取反后在最低位上加1。 29、LCD： 液晶显示器。

四、简答题

30、答：CPU管理外围设备有五种方式：（1）程序查询方式（2）程序中断方式（3）直接内存访问（DMA）方式（4）通道方式（5）外围处理机方式

31、答：DMA直接访问存储器，一种高速输入输出的方法，能直接访问内存，可以减少cpu的IO的负担；适合大批量得数据传输；

32、答：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。

33、答：指令周期是指取出并执行完一条指令所需的时间。由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。

五、计算题

34、解析：存储基元总数=K×8位=512K位=219位。

思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。

设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。 若a=19，b=l，总和=19+1=20； 若a=18，b=2，总和=18+2=20； 若a=17，b=4，总和=17+4=21； 若a=16，b=8，总和=16+8=24；

由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。

通过证明也是能得出结论的，我们要最小化a+b=a+219-4。 令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。

在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，剩下F（19）=20。

所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。

35、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。

1）若按字节编址，1MB=220×8bit，地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH。

2）若按半字编址，1MB=20×8bit=219×16bit，地址寄存器为19位，数据寄存器为16位，编址范围为00000H~7FFFFH。

3）若按字编址，1MB=20×8bit=218×32bit，地址寄存器为18位，数据寄存器为32位，编址范围为00000H~3FFFFH。

归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需要的房间自然就少了。

36、解析：

1）float 型变量在计算机中都被表示成IEEE7单精度格式。x=-68=-（1000100）

2=-1.0001×2

6，符号位为l，阶码为127+6=128+5=（10000101）

2，尾数为

1.0001，所以小数部分为000100000000000 00000000，合起来整个浮点数表示为11000010100010000000000000000000，写成十六进制为C2880000H。

y=-8.25=-（1000.01）2=-1.00001×23，符号位为1，阶码为127+3=128+2=（100000102，尾数为1.00001，所以小数部分为00001000000000000000000，合起来整个浮点数表示为

11000001000001000000000000000000，写成十六进制为Cl040000H。

2）两个浮点数相加的步骤如下。

①对阶：Ex=10000101，Ey=10000010，则

[Ex-Ey]补=[Ex] 补+[-Ey] 补=1000 0101+0111 1110=0000 0011 Ex大于Ey，所以对y进行对阶。对阶后，y=-0.00100001×26。 ②尾数相加：x的尾数为-1.000100000000000000000，y的尾数为-0.00100001000000000000000。用原码加法运算实现，两数符号相同，做加法，结果为-1.0011000 10000000000000000000。

即x加y的结果为-1.00110001×24，所以符号位为1，尾数为

00110001000000000000000，阶码为127+6=128+5，即10000101，合起来为110000101001100010000000 00000000，转换为十六进制形式为C2988000H。所以寄存器C中的内容是C2988000H。

3）两个浮点数相减的步骤同加法，对阶的结果也一样，只是尾数相减。 尾数相减：x的尾数为-1.00010000000000000000000，y的尾数为-0.0010000100000000000 0000。用原码减法运算实现，两数符号相同，做减法。符号位取大数的符号，为1：数值部分为大数加小数负数的补码，即

1.00010000000000000000000+1.11011111000000000000000=0.11101111000000000000000

x减y的结果为-0.11101111×26=-1.1101111×25，所以符号位为1，尾数为110111100000000 00000000，阶码为127+5=128+4=（10000100）2，合起来为110000100 110 11110000 000000000000，转换为十六进制形式为C26F0000H。所以寄存器D中的内容是C26F0000H。

六、综合题

37、解析：1）由于虚拟地址空间大小为16MB，且按字节编址，因此虚拟地址共有24位（24=16M）。由于页面大小为4KB（212=4K），因此虚页号为前12位。由于主存（物理）地址空间大小为1MB，因此物理地址共有20位（220=lM）。由于页内地址有12位，因此20-12=8，即前8位为页框号。

2）由于Cache采用直接映射方式，因此物理地址应划分成3个字段，如下：

分析：由于块大小为32B，因此字块内地址占5位。又由于Cache共8行，因此字块标记占3位。综上所述，主存字块标记占20-5-3=12位。

3）虚拟地址001C60H的虚页号为前12位，即001H=1。查表可知，其有效位为1，故在内存中。虚页号为l对应页框号为04H，故物理地址为04C60H。由于采用的是直接映射方式，因此对应Cache行号为3。尽管有效位为1，但是由于标记位04CH#105H，故不命中。

4）由于采用了4路组相连的，因此TLB被分为2组，每组4行。因此，虚地址应划分成3个字段，如下：

将024BACH转成二进制为000000100100101110101100，可以看出组号为0。标记为00000010010，换成十六进制为000000010010（高位补一个0），即012H，从图3-51中的0组可以看出，标记为012H页面的页框号为1F，故虚拟地址024BACH所在的页面在主存中。

38、解析：

1）首先，由于MDR为16位，因此可以得出存储字长为16位。又由于采用了单字长指令，因此指令字长为16位。根据题知道需要实现105种操作，所以操作码需要

7位。从题意可以看出，需要实现直接寻址、间接寻址、变址寻址、基址寻址这4种寻址方式，故取两位寻址特征位，最后得指令格式为

其中，操作码占7位，可完成105种操作；寻址方式I占2位，可实现4种寻址方式；形式地址A占7位，故直接寻址的范围为2'=128。由于存储字长为16位，因此一次间接寻址的寻址范围为216=K。 2）双字长指令格式如下：

形式地址A和B共同构成新的形式地址，故形式地址占23位，所以可直接寻址的范围为223=8M。

3）容量为8MB，即8M×8位的存储器。由于现在的存储字长（或者因为MDR为16位）为16位，因此可以将8MB写成4M×l6位。从上面问题可以知道，双字长指令可以访问8MB的容量，肯定可以满足要求，是一种不错的办法。还有一种方法就是将变址寄存器Rx和基址寄存器Rb取22位，那么就可以采用变址寻址和基址寻址来访问到4M的存储空间。

39、解析：微指令字长为24位，操作控制字段被分为4组，第1组3位（表示5个微命令）.第2组4位，（表示8个微命令），第3组4位（表示14个微命令），第4组2位（表示3个微命令）；判断测试条件字段2位，下地址字段9位。 1）因为下地址字段有9位，所以控制存储器的容量为29×24位。 2）微指令的具体格式如图所示。